Laporan Akhir 2 Percobaan 2 Kondisi 15
Laporan Akhir Percobaan 2 Kondisi 15
.jpeg)
- Panel DL 2203D
- Panel DL 2203S
- Panel DL 2203C
- Jumper
3. Rangkaian Simulasi [Kembali]
T Flip Flop adalah J-K Flip Flop yang dimana J dan K dihubungkan ke VCC yang membuat J dan K bernilai 1.
Pada rangkaian T Flip Flop kaki input J dan K terhubung dengan VCC yang membuat nilainya menjadi 1, kaki input clock terhubung dengan B3 yang dimana Clock tersebut aktif low dan syarat dari aktif low tersebut harus bernilai 0, kaki input R (Reset) terhubung dengan B0 yang bernilai 1, kaki input S (Set) terhubung dengan B1 yang bernilai 0. Pada rangkaian ini S dan R aktif low yang dimana syarat aktif rangkaian tersebut harus bernilai 0. bahwa disini input S bernilai 0 maka rangkaian tersebut aktif dan output Q akan bernilai 1 dan output Q' bernilai 0 karena kebalikan dari output Q.
5. Video Rangkaian[Kembali]
1. Analisa apa yang terjadi saat B2 dan input J dam K dihubungkan ke Clock. Gambarkan timing diagramnya.
Jawab:
Pada saat B2(CLK) dan input J dan K(T) dihubungkan ke Clock maka tidak terjadi perubahan. Karena T Flip Flop outputnya akan berubah pada saat fall time dan untuk T Flip Flop input T nya hanya 1 dan 0. Pada saat terjadinya fall time input T selalu bernilai 0.
a. HTML
b. Video
Comments
Post a Comment